곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 설계

초록

본 논문에서는 곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 8×8 코어 변환기 하나로 8×8 및 4×4 코어 변환을 모두 수행할 수 있다. 그러나 8×8 코어 변환이 8 화소를 동시에 처리하는데 반하여 4×4 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 8×8 코어 변환기로 4×4 및 8×8 코어 변환을 모두 처리하게 되면 4×4 코어 변환에서 프레임을 처리하는데 필요한 시간이 8×8 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 8×8 코어 역변환기 하나를 두 개의 4×4 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 8×8 코어 역변환기는 프레임 처리 시간이 8×8 코어 역변환과 4×4 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.

키워드