상세 보기
65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계
A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process
- 이종석;
- 문용
초록
60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압 제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작 주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36～ 67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47～5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 –77.17dBc/Hz이고 10MHz 오프셋 주파수에서 –110.83dBc/Hz이다. 소모전력은 전원전압 1.2V에서 38.4mW 이다 (VCO 포함).
키워드
PLL (Phase Locked Loop); 60GHz communication; VCO (Voltage Controlled Oscillator); ILFD (Injection Locking Frequency divider); CMOS
- 제목
- 65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계
- 제목 (타언어)
- A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process
- 저자
- 이종석; 문용
- 발행일
- 2014-11
- 저널명
- 전자공학회논문지
- 권
- 51
- 호
- 11
- 페이지
- 107 ~ 114
- 언어
- KOR
- 출판사
- 대한전자공학회
- 발행국가
- 대한민국
- 분량
- 8 페이지
- ISSN
- E 2288-159X
P 2287-5026